پیاده‌سازی اعداد مختلط در FPGA

کلیات ضرب دو عدد مختلط در FPGA

اکنون فرض کنید که می‌‌خواهیم ضرب دو عدد مختلط X و Y را در FPGA پیاده‌‌سازی کنیم. پس، همانند شکل زیر، دو ورودی X و Y، و یک خروجی F خواهیم داشت:

اما برای اینکه پورت­‌های مختلط ورودی و خروجی را در FPGA نشان دهیم چه راه‌­حلی داریم؟

اگر با FPGA آشنایی ندارید اول مقاله FPGA چیست؟ را مطالعه نمایید.

ساده‌سازی ضرب دو عدد مختلط روی کاغذ

ابتدا اجازه دهید، ضرب این دو عدد را روی کاغذ انجام دهیم و آن را ساده کنیم؛ برای حاصل‌ضرب X و Y رابطه‌ی زیر را خواهیم داشت:

پس، خروجی F، ​از یک بخش حقیقی Fr و یک بخش موهومی Fi تشکیل شده است.

بنابراین، با​ محاسبه‌­ی ساده‌­ای که روی کاغذ انجام دادیم، تکلیف ما برای پیاده­‌سازی مشخص شد؛ بدین ترتیب که با داشتن بخش‌‌های حقیقی (​fr) و موهومی (fi) از سیگنال F، حاصل‌ضرب X و Y را خواهیم داشت. حالا کافی است تا​ دو عبارت fr و fi را در FPGA و به کمک کد VHDL پیاده‌‌سازی کنیم.

پیاده‌سازی ضرب دو عدد مختلط در FPGA

روشی که برای نشان دادن ورودی و خروجی‌­های مختلط در FPGA، استفاده می‌­کنیم این است که به ازای هر عدد مختلط، دو سیگنال تعریف می‌کنیم؛ یک سیگنال را برای بخش حقیقی، و دیگری را برای بخش موهومی عدد مختلط در نظر می‌‌گیریم. درواقع، ورودی و خروجی‌‌های سیستم ما به شکل زیر خواهند بود: