دسته‌بندی نشده

۲ روش برای تعیین استراتژی طراحی در نرم‌افزار ISE

design-strategy

در این مقاله، نحوه تعیین این اهداف و استراتژی‌ها را برای پیاده‌سازی در نرم‌افزار ISE بیان می‌کنم.

 

فرض کنید مداری در FPGA پیاده‌سازی کرده‌اید که با مراجعه به گزارش‌های پیاده‌سازی متوجه شده‌اید که حداکثر فرکانس قابل اعمال برای سیگنال کلاک مدار کمتر از میزان مطلوب شما است. به‌عبارت دیگر، شما نیاز دارید که مدار با سرعت بیشتری کار کند.

 

قیدها ابزاری هستند که به‌کمک آن‌ها می‌توانید نتیجه‌ی پیاده‌سازی را بر مبنای نیاز خودتان تغییر دهید.

برای مراحل مختلف پیاده‌سازی، از جمله سنتز، جانمایی و مسیریابی، قیدهای مخصوصی وجود دارد که با تغییر مناسب آنها می‌توانید نتیجه پیاده‌سازی را با توجه به هدف پیاده‌سازی تغییر دهید.

اما استفاده از این قیدها و آگاهی از نحوه تاثیر هر کدام از آنها بر نتیجه پیاده‌سازی، نیاز به دانش و تجربه بسیار زیادی دارد. حتی بعد از چندین سال تجربه نیز نمی‌توان به راحتی اثر تغییر هرکدام از آنها را در مدار پیش‌بینی کرد.

خوشبختانه، نرم‌افزار ISE دو قابلیت فوق‌العاده برای تنظیم خودکار و هوشمند قیود پیاده‌سازی دارد که به ما کمک می‌کند بدون تسلط به ماهیت و نحوه عملکرد این قیدها بتوانیم با تغییر آنها نتایج پیاده‌سازی را به نحوی که مطلوب ما است تغییر دهیم.

در ادامه این مقاله، با این دو قابلیت نرم‌افزار ISE آشنا می‌شوید.

 

تعیین هدف طراحی پیاده‌سازی برای نرم‌افزار ISE؛ روش Design Goals & Strategies

اولین قابلیت، Design Goals & Strategies است که به‌کمک آن می‌توانید یک هدف برای عملیات پیاده‌سازی تعیین کنید.

نرم‌افزار، براساس هدف تعیین شده، چند استراتژی به شما پیشنهاد می‌دهد. هر کدام از این استراتژی‌ها در واقع مجموعه‌ای از قیود هستند که از قبل به طور هوشمندانه مقدار آنها برای هدف مورد نتظیم شده است.

می‌توانید استراتژی‌های مختلف را امتحان کنید تا ببینید کدامیک شما را به هدفتان می‌رساند.

اکنون، مراحل استفاده از این قابلیت را شرح می‌دهم.

 

به‌صورت پیش‌فرض، هدف پیاده‌سازی روی گزینه Balanced تنظیم شده است؛ گزینه Balanced شامل ترکیب سایر اهداف است.

گزینه Area Reduction به این معنی است که می‌خواهید مدار شما کمترین فضا را از FPGA اشغال کند.

به این ترتیب می‌توانید در یک FPGA که دارای منابع سخت‌افزاری کمتری است، مدار بزرگتری پیاده‌سازی کنید.

قاعدتاً، یک FPGA با منابع سخت‌افزاری کمتر، ارزان‌تر است و این امر باعث صرفه‌جویی در هزینه‌های پروژه می‌شود.

یا ممکن است در پروژه‌های خاصی، نیاز باشد کمترین ابعاد ممکن را برای بُرد داشته باشید. در این صورت نیز باید هدف Area Reduction را انتخاب کنید تا بتوانید مدار را در FPGA کوچکتری جانمایی و پیاده‌سازی کنید.

با انتخاب هدف Power Optimization، به نرم‌افزار اعلام می‌کنید که می‌خواهید مدارتان به‌گونه‌ای پیاده‌سازی شود که کمترین توان ممکن را مصرف کند.

 

تعیین هدف طراحی برای نرم‌افزار ISE؛ روش SmartXplorer

دومین قابلیت نرم‌افزار ISE برای تعیین هدف و استراتژی برای پیاده‌سازی، SmartXplorer است.

در این روش نیز ابتدا یک هدف برای استراتژی تعیین می‌کنید.

سپس، برای نرم‌افزار تعیین می‌کنید که علاقه‌مندید چند استراتژی مختلف برای پیاده‌سازی مدار شما به ازای هدفی که انتخاب کرده‌اید استفاده شود.

پس از آن، نرم‌افزار براساس استراتژی‌های مختلف، قیود پیاده‌سازی را تنظیم می‌کند و سپس به‌صورت خودکار عملیات پیاده‌سازی را انجام می‌دهد.

انتشار مطالب با ذکر نام و آدرس وب سایت سیسوگ، بلامانع است.

شما نیز میتوانید یکی از نویسندگان سیسوگ باشید.   همکاری با سیسوگ

بازگشت به لیست

دیدگاهتان را بنویسید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *