ساختار شرطی if در انکودر برای FPGA – آموزش FPGA قسمت دهم

6 دیدگاه در “ساختار شرطی if در انکودر برای FPGA – آموزش FPGA قسمت دهم”

1. NICKE گفت:

   آبان ۱۲, ۱۳۹۸ در ۴:۵۱ ب٫ظ

   با سلام و خسته نباشید.
   سوالم درمورد ساختار شرطی if هست….
   منظورتان از موازی بودن در این جمله چیه ؟{اما در ساختار if_then (کد دوم) شرط‌ها موازی باهم بررسی می‌شوند (برخلاف کد اول، همه‌ی شرط‌ها بررسی می‌شوند) و هیچ اولویتی وجود ندارد.}
   این کلمه “موازی” در این جمله کمی غلط اندازه
   این شرط ها به صورت موازی بررسی نمی شوند . بلکه از بالا به پایین تک تک شرط ها چک می شوند ولی چون درون شرط ها عبارت ارجاع داریم(signal assignment) همه انها در انتهای پروسس مقدار می گیرند و چون در اینجا تمام ارجاعات به سیگنال Q هست مقدار درون شرط اخر به Q منتقل می شه.مثلا فرض کنیم درون همه شرط ها (کد دوم ) علاوه بر سیگنال , متغیر هم داشته باشیم در اینصورت شرط ها از بالا به پایین چک می شوند ولی عبارات ارجاع درون انها در انتهای پروسس با هم مقدار می گیرند

   پاسخ
   1. Phoenix گفت:

      آبان ۱۳, ۱۳۹۸ در ۱۱:۱۳ ق٫ظ

      سلام دوست نازنینم. اول از هر چیزی خوشحالم از اینکه عمیقا توجه کرده‌اید که کد نوشته شده به چه نحوی قرار است پیاده‌سازی شود و نظر خودتان را با ما به اشتراک گذاشتید.

      اگرچه بخشی از نظرات شما در این رابطه صحیح می‌باشد ولی خب بخشی دیگر از نظرات شما به طور کامل اشتباه هستند که در ادامه با دلیل برایتان توضیح می‌دهم.

      شاید اشتباه شما از اینجا ناشی می‌شود که چون اسم محیط ترتیبی می‌آید، فکر می‌کنید که باید به صورت ترتیبی و پشت سر هم شرط‌ها یا ارجاعات انجام شوند. اما اصلا همچین چیزی وجود ندارد، شما هرکدام از شرط‌ها را می‌توانید مالتی‌پلکسری در نظر بگیرید که با توجه به خط فرمانش شرط صحیح را به خروجی خود انتقال می‌دهد، پس هیچ ترتیبی اینجا وجود ندارد و همه این شرط‌ها همزمان و باهم بررسی می‌شوند. تازه اگر قرار بود ترتیبی وجود می‌داشت و یکی پس از دیگری بررسی می‌شدند پس چرا اصلا ما سراغ FPGA می‌آییم، این که همان عملکرد پردازنده یا CPU می‌باشد که به صورت ترتیبی و پشت سرهم کدها را اجرا می‌کند.

      از جنبه‌ای دیگر اگر بخواهم این موضوع را برای شما تفهیم کنم این است که در FPGA مانند میکرو چیزی به اسم برنامه وجود ندارد و کد سنتز شده تبدیل به یک سخت‌افزار می‌شود که هیچ ترتیبی در آن وجود ندارد و با هر کلاک ورودی هر رجیستر به خروجی آن رجیستر منتقل می‌شود و به همین ترتیب ادامه دارد.

      این بحث‌هایی که کردیم هم برای سیگنال صادق است و هم متغیر، اما دوباره بعضی افراد فکر می‌کنند چون متغیر بر خلاف سیگنال، قبل از تمام شدن ارجاع مقدار می‌گیرد پس ترتیبی وجود دارد. این مورد نیز اشتباه است و باید بگویم که همزمان است. و دلیل اینکه متغیر قبل از تمام شدن ارجاع مقدار می‌گیرد برمی‌گردد به اینکه متغیر تبدیل به سیم می‌شود نه مانند سیگنال که تبدیل به رجیستر می‌شود، و قبل از تمام شدن ارجاع مقدارش عوض می‌شود.

      اما شاید بهتر بود که می‌گفتید که به کار بردن سری برای ساختار if_then_else غلط انداز چون واقعا این سری که من به کار بردم به معنای ترتیبی نیست، بلکه به این معناست که مثلا مالتی‌پلکسرهایی که وظیفه بررسی شرط را بر عهده دارند به صورت متوالی و پشت سرهم قرار می‌گیرند و این باعث تاخیر و طولانی شدن مسیر ترکیبی می‌شود نه اینکه واقعا ترتیبی وجود داشته باشد.

      سعی کردم به خوبی این موضوع را برایتان توضیح بدهم که دلیل اشتباهی که فکر می‌کنید را بدانید اما خب شاید باز مسئله برایتان گنگ باشد، پس اگر دوباره ابهامی وجود داشت با ما در میان بگذارید.

      پاسخ
      1. NICKE گفت:

         آبان ۱۳, ۱۳۹۸ در ۷:۰۲ ب٫ظ

         منظور من از ترتیبی بودن محیط پروسس همانطور که حتما خودتان می دانید به معنای مفهومی که در CPU ها وجود دارد نیست . ( در پروسس دستورات به صورت ترتیبی از بالا به پایین چک می شوند اما در یک زمان اپسیلون ( 1 کلاک ) . درحالیکه در CPU ها هم دستورات به صورت ترتیبی چک می شوند اما هر کدام از دستورات برای مثال 1 کلاک زمان می برند.)
         شما می گویید اگر به جای اینکه شرط ها را تودرتو بنویسیم ( کد 1 ) برای هر شرط IF_THEN جداگانه بنویسیم (کد 2 ) رفتارمان مثل عملکرد CASE در پروسس می شود و شرط ها دیگر اولویتی نسبت به هم ندارند و هرکدام از شرط ها که صحیح باشد اجرا می شود . ولی من فکر می کنم که ( البته ممکن اشتباه باشه) در اینجا شرط ها مثل کد اول از بالا به پایین چک می شوند. فرض کنیم به جای سیگنال Q , متغیر Q داشته باشیم و هر سه شرط کد 2 true باشند. اگر فرض کنیم که شرط ها اولویتی نسبت به هم ندارند و هر سه با هم اجرا شوند انوقت تکلیف مقدار درون Q چی می شه ؟ سه مقدار که نمی تونه همزمان وارد Q شوند ؟ (در اینجا اگه بگوییم مقدار شرط اخر درون Q ریخته می شود به معنای این است که شرط ها از بالا به پایین چک می شوند )
         البته ممکنه که طرز فکرم در مورد این قضیه اشتباه باشه . خوشحال می شم نظرتون را در این مورد بهم بگید

         پاسخ
         1. Phoenix گفت:

            آبان ۱۴, ۱۳۹۸ در ۳:۴۰ ب٫ظ

            !خب اجازه بدبد به ترتیب از بالا به پایین جواب سوالاتون را بدم تا یحتمل اینبار قضیه به خوبی تفهیم بشه، ولی خب اگه دوباره سوالی بود همینجا بپرسید.

            در کل چیزی به اسم دستور وجود ندارد و گفتن دستور اشتباه است، چرا؟ چون که اصلا قرار نیست چیزی اجرا بشود که دستوری وجود داشته باشه و اصلا چیزی به اسم بالا به پایین نداریم. همین که بپذیریم و البته درک کنیم که نه دستوری وجود دارد، نه کدی اجرا می‌شود و نه از بالا به پایین داریم (بالا به پایینی فقط هنگام نوشتن کد وجود دارد که گاهی اوقات قبل از مرحله سنتز بخشی از کد توسط نرم‌افزار در نظر گرفته نمی‌شود و بخشی هم مربوط به ساختارهای شرطی که معنی بالا به پایین مانند اجرا در پردازنده را نمی‌دهد)خود درک درستی نسبت به FPGA به ما می‌دهد.

            ما شرط‌ها را تودرتو ننوشتیم چون تودرتو نوشتن با اینکه از else استفاده کنی بسیار متفاوت است و در پیاده‌سازی هم فرق دارد و به دو صورت مجزا پیاده می‌شود.

            وقتی ما در کد دوم از if_then استفاده کردیم دقیقا معادل با case است و هیچ تفاوتی ایجاد نمی‌کند و شرط‌ها به موازات هم چک می‌شوند. حال ممکن است از خود بپرسید فرق این با case در چیست؟ تفاوت اینجاست که ما در ساختار if انعطاف بسیار بیشتر داریم و می‌توانیم هر شرطی را قرار بدهیم اما در این کدی که ما نوشتیم می‌توانستیم از case هم استفاده کنیم چون فقط در شرط از حالت مساوی بودن استفاده شده است.

            حال اینکه به موازات هم بررسی می‌شوند وظیفه ماست که کدام ارجاع را در کدام شرط قرار بدهیم و اگر توجه کرده باشید ما به همین دلیل ارجاعات را در کد دوم ترتیبشان (دوباره توجه کنید که منظور از ترتیب این نیست که ترتیبی شرط‌ها بررسی می‌شوند، بلکه منظور این است که وقتی تمامی شرط‌ها همزمان بررسی شدند و همه نیز درست بودند حال اولویت با کدام ارجاع است که در ادامه بهش می‌پردازیم)را عوض کردیم تا عملکرد به درستی صورت گیرد.

            چون متغیر یکم نیاز به مقدمات داره که شاید شما این مقدمات را ندانید پس بیایید با همین سیگنال بریم جلو و توضیحات را دنبال کنیم اما کلیت ثضیه برای متغیر هم صادق.

            و قسمت آخر سوالاتتون، فرض کنید که طبق گفته شما هر سه شرط درست هستند و طبق گفته ما هم چون ترتیبی بررسی نمی‌شوند و همزمان بررسی صورت می‌گیرد، پس منطقا باید هر سه ارجاع همزمان باهم انجام بگیرد، حال سه ارجاع متفاوت داریم و باید به یک سیگنال واحد ارجاع داده شوند، اما چنین چیزی امکان‌پذیر نیست! ساده‌ترین دلیلش هم اینه که این سه ارجاع طبق جبر بول حداکثر می‌توانند 2 مقدار منطقی متفاوت داشته باشند و این دو مقدار متفاوت نمی‌توانند به هیچ وجه به یک سیگنال ارجاع پیدا کنند، پس تکلیف چیست؟ برای جواب به این سوال به خوبی به ادامه توضیحات توجه کن.

            فرض کن که این سه شرط در سه مالتی پلکسر که به موازات هم قرار دارند مورد بررسی قرار می‌گیرند و این مالتی پلکسرها متناسب با شرط موردنظر، یکی از ورودی ها را به خروجی خود انتقال می‌دهند. حال سه خروجی داریم و یک سیگنال که قسمت گنگ مسئله برای شما همینجاست. اینجا هر سه خروجی به یک مالتی پلکسر دیگر دیگر می‌روند و در نهایت این مالتی پلکسر با توجه به خط فرمانش یکی از ارجاعات ما را که همان آخرین ارجاع در محیط پراسس می‌باشد را به خروجی یا همان سیگنالی که مدنظر ماست انتقال می‌دهد.

            امیدوارم که توضیحات کامل بوده باشه و توانسته باشم منظورم را منتقل کرده باشم.

            پاسخ
            1. MORPHO110 گفت:

               بهمن ۵, ۱۳۹۸ در ۱:۳۸ ب٫ظ

               با سلام . ببخشید امکانش هست آی دی تلگرامتون را برام ایمیل کنید . چند تا سوال درباره محیط پروسس ازتون داشتم اینجا نمی تونم بگم ( همراه با عکسه )
               Email:morpho110@yahoo.com

            2. Phoenix گفت:

               بهمن ۶, ۱۳۹۸ در ۱۰:۴۵ ق٫ظ

               سلام دوست عزیز. لطفا همینجا سوالاتتون را بپرسید تا بقیه دوستان هم در صورت نیاز استفاده کنند. در غیر اینصورت با آی‌دی تلگرام سیسوگ مرتبط شوید.