معرفی DHRUV64؛ ریزپردازنده 64‌بیتی RISC‑V هند با پشتیبانی Linux

بلاگ خبری

7 بازدید

۱۴۰۴-۰۹-۲۵

2 دقیقه

نویسنده: آرویدتک
درباره نویسنده: www.arvidtek.com | گروه مهندسی آرویدتک | فعال حوزه الکترونیک و مخابرات | فروشگاه تخصصی قطعات الکترونیک

دولت هند ریزپردازنده دو‌هسته‌ای 64‌بیتی DHRUV64 (VEGA AS2161) مبتنی بر RISC‑V را با فرکانس 1GHz و پشتیبانی از Linux معرفی کرد. این تراشه زیرمجموعه برنامه DIR‑V و ادامه THEJAS32/64 است؛ دارای خط لوله out‑of‑order، MMU، نهانگاه‌های L1/L2، واحد محاسبات اعشاری، رابط AXI4/ACE و PLIC.

مسیر بومی‌سازی ریزپردازنده در هند

دولت هند دست‌کم از 2018/2019 با ریزپردازنده‌های SHAKTI و AJIT برای شتاب‌دادن به طراحی و ساخت نیمه‌هادی سرمایه‌گذاری کرده است. در 2022 تمرکز به معماری RISC‑V با خانواده VEGA تغییر کرد؛ از THEJAS32 (VEGA ET1031) و THEJAS64 (VEGA AS1061) آغاز شد و اولی در برد توسعه ARIES v3.0 الهام‌گرفته از Arduino UNO دیده شد.

این مسیر آهسته اما پیوسته پیش رفته و اکنون دولت از عرضه DHRUV64 (VEGA AS2161) خبر داده است؛ یک ریزپردازنده (MPU) دو‌هسته‌ای 64‌بیتی مبتنی بر RISC‑V با فرکانس 1GHz و پشتیبانی از Linux که به‌عنوان ریزپردازنده کاملاً بومی توسعه‌یافته توسط Centre for Development of Advanced Computing (C‑DAC) تحت Microprocessor Development Programme (MDP) توصیف می‌شود.

مشخصات VEGA AS2161

مرور برجسته مشخصات اعلام‌شده برای هسته/پردازنده VEGA AS2161 به‌شرح زیر است:

مولفه	جزئیات
معماری دستورالعمل	RISC‑V 64G (RV64IMAFD)
پیاده‌سازی خط لوله	13 تا 16 مرحله، out‑of‑order
پیش‌بین انشعاب	BTB، BHT، RAS پیشرفته
معماری حافظه	Harvard با جداسازی حافظه دستور و داده
سطوح امتیاز	User، Supervisor و Machine
زیرسامانه حافظه با پشتیبانی Linux	MMU، حافظه مجازی صفحه‌محور، نهانگاه‌های L1 و L2 قابل‌پیکربندی
اتصال داخلی	Interconnect چند‌هسته‌ای
واحد محاسبات اعشاری	مطابق IEEE 754‑2008
رابط خارجی	سازگار با AXI4 / ACE
کنترلر وقفه	Platform Level Interrupt Controller با حداکثر 127 وقفه و تأخیر کم
وقفه برداری	پشتیبانی از وقفه‌های برداری
دیباگ مجتمع	کنترلر دیباگ یکپارچه پیشرفته، رابط سازگار با JTAG، پشتیبانی از breakpoint سخت‌افزاری/نرم‌افزاری
افزونۀ دیباگ	امکان دیباگ در Eclipse از مسیر GDB >> openOCD >> JTAG
فرکانس/کلاک	1GHz (اعلام‌شده برای MPU)

سیستم‌عامل‌ها و نکته‌های پیاده‌سازی

علاوه بر Linux، اعلام شده پورت‌های Zephyr OS و FreeRTOS نیز موجود است یا در دست انجام قرار دارد. هرچند مشخصات منتشرشده روی IP پردازنده تمرکز دارد، تصویر تراشه نشان می‌دهد یک SoC کامل با I/O هم در کار است.

جایگاه در برنامه DIR‑V و وضعیت ساخت

طبق بیانیه، این سومین تراشه‌ای است که زیر چتر Digital India RISC‑V (DIR‑V) ساخته شده است:

تراشه اول، THEJAS32، در تأسیسات Silterra در مالزی تولید شد.
تراشه دوم، THEJAS64، به‌صورت بومی در Semiconductor Lab (SCL) Mohali ساخته شد.

تفاوت طراحی تا تولید باید مدنظر باشد؛ این دو گام جداگانه‌اند و هر کدام شاخصی از بلوغ صنعت نیمه‌هادی یک کشور است. برای نمونه، پیش‌تر یک SoC 28nm به‌نام Elvees SKIF Scythian را پوشش داده بودیم که در روسیه طراحی شد ولی تولید آن در کشور دیگری انجام گرفت؛ چراکه ایجاد ظرفیت ساخت 28nm چند سال زمان می‌برد.

نقشه راه توسعه تراشه RISC-V هند

با نگاه به نقشه‌راه (بدون تغییر از 2022)، THEJAS64 روی فرایند 180nm ساخته شد و این کار در یک کارخانه داخل هند انجام گرفت. در بیانیه به محل ساخت DHRUV64 اشاره صریحی نشده، اما به‌احتمال زیاد تولید آن هنوز در هند نیست؛ هرچند یک کارخانه 28nm برای راه‌اندازی تا پایان دسامبر 2026 برنامه‌ریزی شده است.

اطلاعات